Cadence是全球领先的EDA (Electronic Design Automation) 软件开发商以及电子设计自动化解决方案提供商。我们的产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。全球知名半导体与电子系统公司均将Cadence软件作为其全球设计的标准 要求：每周工作4天以上，持续至少6个月以上，硕士相关专业2019年及以后毕业 我们给你提供良好的待遇，温馨上进的团队，100%的信任，还等什么，快加入我们！ Position Description: - Develop, enhance and maintain Verilog-A simulator. Position Requirements: - Familiar with Spice, Verilog-A, Verilog-AMS language - Skilled in C++ programming, familiar with development under Linux/Unix environment. - Analog circuit or digital simulator development experiences is a plus - EE or CS Master degree with related working experience