核心职责： 1、验证平台搭建与测试用例开发 1）在高级工程师指导下，参与CPU或AI芯片子模块的验证环境搭建，基于SystemVerilog/UVM框架构建验证平台； 2）编写定向测试用例与随机测试用例，覆盖正常功能、边界场景及异常处理。 2、仿真与覆盖率分析 1）使用Coverage Tool收集模块覆盖率数据（代码覆盖率、功能覆盖率、断言覆盖率），分析未覆盖项（如AI芯片特殊算子的边界场景），协助补充测试用例，推动覆盖率达标。 2）与设计团队协作定位并复现Bug，跟踪问题修复至闭环。 3、门级仿真与FPGA原型验证 执行门级时序仿真（GLS），验证时序对功能的影响； 协助将验证用例移植到FPGA原型平台，参与FPGA原型验证，支持软件团队提前调试。 任职要求： 教育背景及工作经验：微电子、电子工程、计算机等相关专业本科及以上学历。 技术能力： 1）熟练掌握SystemVerilog，了解UVM验证方法学，能独立编写简单测试用例与验证组件； 2）熟悉仿真工具及调试工具），能使用覆盖率工具分析覆盖率数据； 3）了解CPU基本架构或AI芯片核心原理，能理解模块设计规格并转化为验证点； 4）掌握Python或Tcl脚本编程，能编写简单的自动化脚本，提升验证效率。 软技能：具备严谨的逻辑思维，良好的问题分析与报告撰写能力。