1. 参与建立基于Cadence Palladium Z1 的GPU及相关IP的硬件加速仿真环境。 2. 维护及优化整个硬件加速仿真的流程。 3. 编译SOC及相关IP的数据库， 验证功能并交付用户使用。 4. 组织、管理跟推进整个项目的验证进度。 5. 支持各个团队完成各项验证任务。 任职资格 6. 【岗位要求】 1. 本科及以上学历； 2. 熟悉Verilog或VHDL语言，以及system Verilog; 3. 熟悉Perl/Tcl等脚本语言; 4. 有良好的沟通能力和团队合作精神 5. 有良好的英语读写能力。