工作职责：

1）参与高性能RISC-V核，安全RISC-V核，以及DDR控制器等关键IP核的开发工作；

2）负责前端设计工作，包括电路综合、时序检查、形式验证等；

3）参与芯片设计的后端优化过程，构建开源EDA工具链。

任职要求

•     在国内外知名高校就读的硕士或博士研究生（的本科生也可考虑）

•     突出的专业成绩和技术能力，并在相关领域的学术会议或期刊上发表（或被接收）过高水平论文

•     在实习期自我要求严格和研究目标明确

•     如下可任选其一：

1）   FPGA开发。熟悉数字集成电路设计原理和SoC设计理论，具备相关工程研发经验，熟练掌握Verilog；熟悉Xilinx或Intel/Altera FPGA设计、仿真和开发流程，有相关集成开发工具（Vivado、Quartus等）使用经验，了解嵌入式开发流程；

2）   RTL前端设计。负责开源IP核开发及验证。熟练掌握Verilog语言编程、验证工具和方法、编写testbench进行模块及系统级验证；负责DDR等关键IP核的开发和验证工作。

IC后端设计。熟悉处理器及SoC芯片设计前后端流程（布局布线，静态时序分析等），具有相关EDA工具软件（如VCS、Synopsis Design Compiler、IC Compiler等）使用相关工程经验者更佳；