工作职责
1、 所负责IP的微架构定义、逻辑设计和实现； 2.、和验证工程师配合完成缺陷的定位和解决以及模块功能收敛； 3.、所负责模块的FPGA原型验证和定位； 4.、配合后端完成所设计IP的Timing收敛。

任职资格
1、微电子、通信工程或电子信息工程专业本科以及以上学历，英语4级及以上。
2、较好的数字电路和Verilog HDL编程基础； 3、较强的逻辑思维和独立分析能力。