为满足公司发展需要，同时为公司增添新鲜血液，注入新的活力，公司计划开展实习生培养计划，实习生经过实习期培养和考察，的实习生可直接留任公司。

负责算法到RTL的代码实现；根据功能模块的定义，完成设计文档；

负责FPGA验证平台环境的建立以及功能验证。

胜任要求：

本科及以上学历，微电子、电子信息科学与技术、计算机科学与技术，通讯工程及其相关专业，

会使用Verilog语言，掌握VCS, Design Compiler, Prime Time等EDA工具，熟悉Altera/Xilinx FPGA及其设计开发工具更佳。

可以全职实习者。