作为NVIDIA的ASIC-PD工程师，你将负责从RTL冻结到流片这个阶段中综合，形式验证，约束文件制定，时序收敛以及相关方法学和工艺在时序方面影响的研究工作。在芯片实现方面，你将基于世界上先进的流程面临的挑战。 【你会做些什么】 芯片集成，网表生成 综合，网表质量分析 逻辑等价性验证 约束文件的创建和验证,产生底层模块时序约束 与前端工程师一起分析解决时序问题 与P&R工程师合作完成芯片物理实现模块划分 芯片级和模块级时序分析和时序收敛 特殊工作模式的时序分析和时序收敛，如IO，TEST等 产生功能ECO脚本 以上领域流程的开发，维护和增强 以上领域方法的研究 【我们想要这样的你】 电子工程或相关专业硕士生或本科生 有芯片设计经验 有相关课程背景：电路设计，数字电路 有相关EDA工具使用经验者优先：Synopsys      (DC/PT/Formality), Cadence (RC/LEC) 具有脚本编写能力者优先：Perl, TCL 良好的英语交流能力