职责描述： 1. 参与CPU特性开发与交付，在架构师指导下完成CPU特性的方案设计、RTL开发与PPA优化等工作; 2. 开展 RISC-V 架构研究与实现，跟进业界先进 CPU 微架构技术; 任职要求： 1. 精通 Verilog/SystemVerilog 硬件描述语言，具备 RTL 代码开发、仿真调试、时序分析的基础能力； 2. 深入理解 CPU 微架构，有相关模块开发经验者优先； 3. 熟悉 RISC-V 指令集架构，有 RISC-V 处理器核设计 / 验证相关项目经验者优先； 4. 熟悉主流EDA工具，有数字 IC 前后端设计全流程经验者优先； 5. 熟悉ClaudeCode/Codex等任一主流Agent Coding工具者优先;