实习内容：

1. 学习verilog/system verilog等硬件描述语言；

2. 搭建模块级RTL电路并仿真；

3. DDR4 FPGA测试平台的FPGA实现并完成功能和时序仿真；

4. 编写DDR4接口的MRAM行为模型。

实习要求：

1.微电子科学与工程、电子信息工程、集成电路设计与集成系统、计算机科学与技术及电子与计算机工程专业，本科及以上学历；

2.具有良好的沟通协调能力及学习能力；

3.每周三天及以上实习者优先。