技术能力： 1、对数字电路的组合逻辑、时序逻辑（寄存器、状态机等） 有较深的理解，掌握常见数字模块（FIFO、计数器、存储器接口）的工作原理； 2、了解Verilog/VHDL或者SystemVerilog语法，了解数模混合验证技术优先； 3、了解UVM验证方法学（含虚拟序列、寄存器模型、覆盖率收集等），能够表达出验证组件及其功能、激励构造、打印机制等，VCS/Verdi等仿真和调试工具，具备独立的验证平台开发能力。 4、了解VCS/Verdi工具； 5、思维敏捷、逻辑清晰、责任心强、沟通协作能力良好、学习能力强； 3、具备良好的英文阅读能力，能阅读各种SPEC； 4、主动学习能力强，责任心强，善于沟通，注重团队协作。 岗位职责：