工作内容：

-参与Serdes IP RTL代码debug和修改

-参与Serdes IP数模混合模型debug

-参与Serdes IP技术文档修改和相关脚本维护

-参与Serdes IP自测验证

要求：

-具备扎实的数字电路基本知识，了解数字电路设计中常见模块的设计

-精通Verilog，有数字电路开发项目经验和验证经验尤佳

-熟练使用Linux命令行常规操作，熟悉Perl/C shell/Python/Makefile脚本语言尤佳

-了解Serdes内相关模拟电路如PLL/CDR/Sampler等相关知识尤佳